DMB-T系統中FFT處理器的研究和硬件實現

DMB-T系統中FFT處理器的研究和硬件實現

全部作者： 崔振 王永賀 第1作者單位： 北京郵電大學 論文摘要： 作為地面數字多媒體/電視廣播傳播系統(DMB-T)中的重要模塊之1的3780點的FFT模塊,由于不適合直接利用現已成熟的基-2和基-4的算法,本文提出了1種基于存儲器的3780點FFT的FPGA設計和實現，借助WFTA算法和PFA算法，把3780分解為7×9×5×4×3共5級的流水線結構，同時對整個系統的功能進行仿真和分析，其性能滿足了TDS-OFDM系統的信噪比要求。 關鍵詞： FFT，WFTA，PFA，流水線 (瀏覽全文) 發表日期： 2007年10月29日 同行評議：

（暫時沒有）

綜合評價： （暫時沒有） 修改稿：

【DMB-T系統中FFT處理器的研究和硬件實現】相關文章：

FFT算法的研究與DSP實現03-07

混合基FFT處理器的設計與Verilog實現03-07

計算機硬件測試系統設計與實現12-11

機車視頻監控系統的研究與實現03-07

用電源自動投入和系統自動恢復裝置的研究和實現03-26

數字信號處理器中D/A功能的實現03-19

新聞發布系統的設計和實現03-07

WDM-PON系統實現技術的研究03-07

基于ＡＳＰ網絡銷售系統的實現與研究03-23